工作职责

1 负责从Netlist到GDS的数字后端设计工作，包括Floorplan,Place,CTS,Route,RC extraction,STA等；

2 负责数字电路的时序收敛，形式验证，低功耗检查，功耗分析等

3 负责数字电路的物理验证(DRC/LVS/ANT)等

4 负责IR/EM分析

5 负责芯片回片后的ECO改版的后端相关工作

任职资格

1 硕士及以上学历，微电子、电子信息，集成电路等相关专业，熟悉数字电路及半导体基础知识

2 熟悉linux环境，熟悉verilog语言 ，掌握TCL、Perl 或Python等脚本语言

3 熟悉数字后端设计从NETLIST到GDS的全流程，包括floorplan，PNR, STA, PV, IR/EM 分析等

4 熟悉主流EDA 工具(包括Synopsys和Cadence），如innovus，PT/Tempus，STAR-RC/QRC，Calibre/Argus，Redhawk/Voltus，Fomality等

5 熟练的英语阅读和撰写中英文技术文档的能力

6 有较强的学习能力和团队协作精神，具备良好的沟通能力