1 协同analog top designer & 中端部门确定芯片数字面积及供电情况，做好数字模块floorplan工作，优化数字模块面积，节约芯片成本

2 协同中端部门优化设计约束，优化时序，完成place,CTS,routing, 寄生参数提取及静态时序分析，使design达到sign-off 标准

3 完成物理验证(DRC/LVS/ANT)工作，确保数字模块满足工艺的设计规则，提高良率

4 完成功耗计算，IR 压降分析，串扰分析，优化设计，提高设计可靠性

5 完成芯片回片后的ECO改版的后端相关工作，尽可能少动metal layer，降低二次流片成本

6 确保在关键项目节点，按时交付设计任何及相关技术文档

7 在项目结束后，针对具体项目和技术方向，进行就似乎复盘和经验分享

1 熟悉模拟电路，数字电路及半导体知识基础，了解芯片底层电路原理

2 熟悉linux环境，掌握TCL、Perl 语言，熟悉verilog语言

3 掌握数字后端从NETLIST到GDS的全流程，包括floorplan，PNR, STA, PV, IR 分析等

4 熟悉主流EDA 工具(包括Synopsys和Cadence），如innovus，ICC，PT, Tempus，STAR-RC,QRC,Calibre，Redhawk, Voltus，Fomality等

5 有成功流片的经验

6 熟练的英语听说读写能力，阅读和撰写中英文技术文档的能力

7 良好的沟通及团队协作能力

8 具备较强的逻辑分析能力和解决问题能力