1.主导晶圆级（Wafer-Level）及封装前芯片的电性失效分析（EFA），快速定位功能失效、漏电、时序违例、电源/地短路等异常；

2.精通使用EMMI、OBIRCH、TIVA/LIVA、Thermal EMMI、Nano-Prober、激光辅助探测等EFA设备，完成高精度缺陷定位；

3.基于电路原理和芯片设计信息（如网表、版图、关键路径），制定有效的电性激励与测试方案，复现并隔离失效；

4.深入理解CMOS器件物理、数字/模拟电路工作原理，能分析常见失效机理（如ESD损伤、栅氧击穿、金属电迁移、Latch-up等）；

5.与设计、DFT、ATE及PFA团队紧密协作，推动从电性定位到物理验证的完整分析闭环；

6.建立并优化晶圆级EFA标准流程，提升分析效率与首次定位成功率；

7.支持工程批及量产阶段的低良率分析（Yield Loss Analysis）和客户RMA样品深度解析。

1.电子工程、微电子、集成电路设计或相关专业硕士及以上学历；

2.5年以上半导体行业EFA实战经验，必须具备晶圆级（wafer-level）失效分析项目主导经验；

3.精通电路原理，能读懂数字/混合信号电路图，理解时钟树、电源域、复位逻辑、关键路径等设计要素；

4.熟练操作主流EFA设备，有先进工艺逻辑芯片（如CPU、AI加速器、高速SerDes等）分析经验者优先；

5.具备扎实的半导体器件物理基础，了解工艺制程对电性失效的影响；

6.能独立完成从电性表征、缺陷定位到根因推断的全流程分析；

7.良好的沟通能力与技术报告撰写能力，能清晰向设计或制造团队传递分析结论。

加分项

有Post-Silicon Validation、Bring-up或ATE调试经验；

熟悉Verilog或能借助仿真工具辅助失效复现；

掌握Python/TCL等脚本语言，可自动化数据采集或分析流程。